Skip to content
罗伯特梁的网站

罗伯特梁的网站

RobertLiang's website

  • 博客
    • 电子科学技术
    • 计算机科学
    • 共享资源
  • Home
  • 关于我
    • 原创相册
    • 原创资源共享
  • 联系我
  • 云空间
  • Gitlab
    • lab-gitlab

标签FPGA

  • 首页
  • 对 IP 内部实现与功能感兴趣或有疑问?
2020年10月30日

对 IP 内部实现与功能感兴趣或有疑问?

作者 RobertLiang 在FPGA设计 标签 FPGA, IP

PDF 下载 by Robert Liang IP core 是包含知识产权的逻辑设计块,通常可以看作一个“黑

阅读更多

2020年8月17日

关于FPGA中[寄存器初值]&[Reset]的一些思考

作者 RobertLiang 在FPGA设计 标签 FPGA, reset, 初始化

本文依然是基于FPGA实测中遇到的一个问题:如果我的板子上没有按钮或者开关,那么我应该如何进行寄存器的初始化或

阅读更多

2020年7月30日

[reprint] FPGA Express – How do I avoid latch inferences?

作者 RobertLiang 在FPGA设计 标签 FPGA, latch

Description General Description: FPGA Express will synt

阅读更多

2020年7月13日

[reprint] Synthesis going Out-of-Date for Unrelated Changes

作者 RobertLiang 在FPGA设计 标签 FPGA, vivado, 转载

In the project flow, Vivado keeps track of dependencies

阅读更多

2020年7月12日

Timing Exceptions & why doesn’t work

作者 RobertLiang 在FPGA设计 标签 FPGA, 时钟约束, 转载

Timing Exceptions A timing exception is needed when the

阅读更多

2020年7月10日

Vivado实战总结:时钟约束

作者 RobertLiang 在FPGA设计 标签 FPGA, vivado, 时钟约束

我对于时钟约束(Clocking Constraints)的学习与真正理解在于正在进行的项目——拖缆模拟器逻辑设计。我完成了自己功能上的设计,但是在实施(Implementation)阶段,我发现时序出现问题(Timing failed)。下文给出我的解决方案。

用户

  • 注册
  • 登录

探索更多话题

Navigator

  • Home
  • Topics
  • 关于我
    • 原创相册
    • 原创资源共享
  • 博客
  • 原创性内容版权基本说明
  • 联系我
  • 隐私政策

Social Media Menu

  • Email
  • weibo
  • twitter
  • QQ

Categories

  • 共享资源 (3)
  • 电子科学技术 (14)
    • FPGA设计 (12)
    • 高速PCB设计 (2)
  • 计算机科学 (19)
    • web服务器 (9)
    • 计算机工具 (8)
    • 软件设计 (2)

Archives

  • 2020年十二月
  • 2020年十一月
  • 2020年十月
  • 2020年九月
  • 2020年八月
  • 2020年七月
  • 2020年六月
  • 2020年五月
  • 2020年二月
  • 2020年一月
ALL copyrights for original content in this website reserved, unless specific license applied in specific content. details
除特定内容采用了特定许可外,本站所有原创性内容的版权都被保留。
鲁ICP备19058072号